Titre :

A fully flexible circuit implementation of clique-based neural networks in 65-nm CMOS

Auteur(s) :

Larras, Benoit [Auteur]
Microélectronique Silicium - IEMN [MICROELEC SI - IEMN]
Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 [IEMN]
Chollet, Paul [Auteur]
Lab-STICC_IMTA_CACS_IAS
Lahuec, Cyril [Auteur]
Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance [Lab-STICC]
Lab-STICC_IMTA_CACS_IAS
Seguin, Fabrice [Auteur]
Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance [Lab-STICC]
Lab-STICC_IMTA_CACS_IAS
Arzel, Matthieu [Auteur]
Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance [Lab-STICC]
Lab-STICC_IMTA_CACS_IAS

Titre de la manifestation scientifique :

ISCAS 2018 : IEEE International Symposium on Circuits and Systems (ISCAS)

Ville :

Firenze

Pays :

Italie

Date de début de la manifestation scientifique :

2018-05-27

Titre de l’ouvrage :

Proceedings ISCAS 2018 : IEEE International Symposium on Circuits and Systems (ISCAS)

Date de publication :

2018

Mot(s)-clé(s) en anglais :

Analogue integrated circuit
Neural Networks
Energy effciency

Discipline(s) HAL :

Sciences de l'ingénieur [physics]/Electronique
Sciences de l'ingénieur [physics]/Micro et nanotechnologies/Microélectronique
Sciences de l'ingénieur [physics]/Traitement du signal et de l'image [eess.SP]

Résumé en anglais : [en]

Clique-based neural networks implement low- complexity functions working with a reduced connectivity be- tween neurons. Thus, they address very specific applications operating with a very low energy budget. This paper ...
Lire la suite >Clique-based neural networks implement low- complexity functions working with a reduced connectivity be- tween neurons. Thus, they address very specific applications operating with a very low energy budget. This paper proposes a flexible and iterative neural architecture able to implement multiple types of clique-based neural networks of up to 3968 neurons. The circuit has been integrated in a ST 65-nm CMOS ASIC and validated in the context of ECG classification. The network core reacts in 83ns to a stimulation and occupies a 0.21mm 2 silicon area.Lire moins >

Langue :

Anglais

Comité de lecture :

Oui

Audience :

Internationale

Vulgarisation :

Non

Projet ANR :

Unité de pré-traitement pour systèmes intégrés à faible énergie

Collections :

• Institut d'Électronique, de Microélectronique et de Nanotechnologie (IEMN) - UMR 8520

Source :

Harvested from HAL