Hierarchical Sizing and Biasing of Analog ...

Document type :
Communication dans un congrès avec actes
Title :
Hierarchical Sizing and Biasing of Analog Firm Intellectual Properties
Author(s) :
Iskander, Ramy [Auteur]
Circuits Intégrés Numériques et Analogiques [CIAN]
Louërat, Marie-Minerve [Auteur]
Circuits Intégrés Numériques et Analogiques [CIAN]
Kaiser, Andreas [Auteur]
Microélectronique Silicium - IEMN [MICROELEC SI - IEMN]
Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 [IEMN]
Conference title :
DATE University Booth
City :
Nice
Country :
France
Start date of the conference :
2009-03
Book title :
DATE University Booth
HAL domain(s) :
Informatique [cs]
English abstract : [en]
We demonstrate hierarchical sizing and biasing methodology in CAIRO+ that automatically generates suitable designs plans used to compute the DC operating point and dimensions for analog firm IPs.
Language :
Anglais
Peer reviewed article :
Oui
Audience :
Internationale
Popular science :
Non
Collections :
Source :
Harvested from HAL