• English
    • français
  • Aide
  •  | 
  • Contact
  •  | 
  • À Propos
  •  | 
  • Ouvrir une session
  • Portail HAL
  •  | 
  • Pages Pro Chercheurs
  • EN
  •  / 
  • FR
Voir le document 
  •   Accueil de LillOA
  • Liste des unités
  • Centre de Recherche en Informatique, Signal et Automatique de Lille (CRIStAL) - UMR 9189
  • Voir le document
  •   Accueil de LillOA
  • Liste des unités
  • Centre de Recherche en Informatique, Signal et Automatique de Lille (CRIStAL) - UMR 9189
  • Voir le document
JavaScript is disabled for your browser. Some features of this site may not work without it.

Arbitrarily Fast Delayed Signal Cancellation ...
  • BibTeX
  • CSV
  • Excel
  • RIS

Type de document :
Article dans une revue scientifique: Article original
Titre :
Arbitrarily Fast Delayed Signal Cancellation PLL for Grid-Integration of Renewable Energy Sources
Auteur(s) :
Ahmed, Hafiz [Auteur]
Ushirobira, Rosane [Auteur] refId
Efimov, Denis [Auteur] refId
Finite-time control and estimation for distributed systems [VALSE]
Titre de la revue :
IET Renewable Power Generation
Éditeur :
Wiley
Date de publication :
2022
ISSN :
1752-1416
Mot(s)-clé(s) en anglais :
Delayed Signal Cancellation
PLL
Sequence Component
DC Offset
Grid-Synchronization
Discipline(s) HAL :
Sciences de l'ingénieur [physics]/Automatique / Robotique
Résumé en anglais : [en]
Integrating renewable energy sources into an unbalanced distribution network requires fast and accurate extraction of fundamental frequency positive- and negative-sequence components from the unbalanced three-phase grid ...
Lire la suite >
Integrating renewable energy sources into an unbalanced distribution network requires fast and accurate extraction of fundamental frequency positive- and negative-sequence components from the unbalanced three-phase grid voltagesignals. For this purpose, various methods are already available in the literature. Out of them, delayed signal cancellation (DSC) is prevalent. Conventional DSC can separate the sequence components using a quarter-cycle delay. Fast DSC tools can achieve the same with less than a quarter-cycle delay. However, neither conventional nor fast DSCcan handle DC offset without requiring additional delayed signals. This article addresses this issue by proposing a mod-ified DSC to estimate the sequence components with DC offset rejection and having arbitrarily fast convergence speed,i.e., low memory requirement. Two equidistant delayed samples of the measured grid voltages/currents are required toimplement the proposed technique and can easily be applied in a phase-locked loop (PLL). Comparative experimen-tal results demonstrate the suitability of the proposed approach over other DSC methods.Lire moins >
Langue :
Anglais
Comité de lecture :
Oui
Audience :
Internationale
Vulgarisation :
Non
Collections :
  • Centre de Recherche en Informatique, Signal et Automatique de Lille (CRIStAL) - UMR 9189
Source :
Harvested from HAL
Fichiers
Thumbnail
  • document
  • Accès libre
  • Accéder au document
Thumbnail
  • Fast_DSC_PLL_Final.pdf
  • Accès libre
  • Accéder au document
Thumbnail
  • document
  • Accès libre
  • Accéder au document
Thumbnail
  • Fast_DSC_PLL_Final.pdf
  • Accès libre
  • Accéder au document
Université de Lille

Mentions légales
Accessibilité : non conforme
Université de Lille © 2017