Extra-low parasitic gate-to-contacts ...

Type de document :
Autre communication scientifique (congrès sans actes - poster - séminaire...): Communication dans un congrès avec actes
Titre :
Extra-low parasitic gate-to-contacts capacitance architecture for sub-14nm transistor nodes
Auteur(s) :
Niebojewski, H. [Auteur]
Le Royer, C. [Auteur]
Morand, Y. [Auteur]
Jaud, M.A. [Auteur]
Rozeau, O. [Auteur]
DUBOIS, Emmanuel [Auteur] refId
Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 [IEMN]
Poiroux, T. [Auteur]
Titre de la manifestation scientifique :
9th Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits, EUROSOI 2013
Ville :
Paris
Pays :
France
Date de début de la manifestation scientifique :
2013
Langue :
Anglais
Comité de lecture :
Oui
Audience :
Non spécifiée
Vulgarisation :
Non
Collections :
Source :
Harvested from HAL