Titre :

Analog Duty Cycle Controller Using Backgate Body Biasing For 5G Millimeter Wave Applications

Auteur(s) :

Beauquier, Clément [Auteur]
Microélectronique Silicium - IEMN [MICROELEC SI - IEMN]
Laboratoire Traitement et Communication de l'Information [LTCI]
STMicroelectronics [Grenoble] [ST-GRENOBLE]
Duperray, David [Auteur]
STMicroelectronics [Grenoble] [ST-GRENOBLE]
Jabbour, Chadi [Auteur]
Circuits et Systèmes de Communication [C2S]
Département Communications & Electronique [COMELEC]
Institut Polytechnique de Paris [IP Paris]
Desgreys, Patricia [Auteur]
Circuits et Systèmes de Communication [C2S]
Département Communications & Electronique [COMELEC]
Institut Polytechnique de Paris [IP Paris]
Frappe, Antoine [Auteur]
Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 [IEMN]
Microélectronique Silicium - IEMN [MICROELEC SI - IEMN]
Kaiser, Andreas [Auteur]
Microélectronique Silicium - IEMN [MICROELEC SI - IEMN]
Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 [IEMN]

Titre de la manifestation scientifique :

28th IEEE International Conference on Electronics Circuits and Systems, ICECS 2021

Ville :

Dubai

Pays :

Émirats arabes unis

Date de début de la manifestation scientifique :

2021-11-28

Mot(s)-clé(s) en anglais :

CMOS
28 nm FDSOI
Duty Cycle Controller
Millimeter Wave Frequency
Body Biasing

Discipline(s) HAL :

Sciences de l'ingénieur [physics]

Résumé en anglais : [en]

This work presents the first 21-43 GHz CMOS analog Duty Cycle Controller (DCC) implemented in 28 nm FDSOI. The main application is millimeter wave mixers with CMOS digital signals. The proposed circuit corrects the input ...
Lire la suite >This work presents the first 21-43 GHz CMOS analog Duty Cycle Controller (DCC) implemented in 28 nm FDSOI. The main application is millimeter wave mixers with CMOS digital signals. The proposed circuit corrects the input duty cycle with a negative feedback analog loop. Observability of the duty cycle is made through a passive low pass filter and the control is achieved by modifying the rise and fall time of the input clock signal, via backgate biasing of an inverter chain. The circuit has been validated by post layout, Monte-Carlo and corner simulations. At 28 GHz, the duty cycle correction range varies from 40 % to 55 %, and the additional power consumption introduced by the correction loop is frequency independent and is equal to 0.6 mW.Lire moins >

Langue :

Anglais

Comité de lecture :

Oui

Audience :

Internationale

Vulgarisation :

Non

Commentaire :

POSTER

Collections :

• Institut d'Électronique, de Microélectronique et de Nanotechnologie (IEMN) - UMR 8520

Source :

Harvested from HAL